■■
|
|
|
|
|
|
|
|
.
 
本站檢索:
■■
|
|
|
|
|
|
.
.
.

一種多頻段電子電路及其設計方法

技術名稱:一種多頻段電子電路及其設計方法
技術形式:技術Know-How
授權形式:技術移轉
技術來源:國立大學
應用產業:電子產業;無線通訊產業;多頻段放大器電路

技術描述:
無線通訊產業已演進至多種標準/多種服務之境地,例如無線區域網路(Wireless Local Area Network, WLAN)使用2.4 GHz, 5.2 GHz, 5.7 GHz頻段、GSM行動電話使用0.9 GHz, 1.8 GHz,1.9 GHz頻段、而全球定位系統(Global Position System, GPS)使用1.5 GHz頻段。因此最好能將多種標準整合在同一收發機晶片中,亦即要能設計製作出多頻段收發機。 設計多頻段收發機最主要的挑戰,在於增進通訊收發機的功能之同時,能使用最少額外之電路。

習知設計多頻段收發機中的低雜訊放大器之策略是,針對某一頻段就設計符合該頻段的低雜訊放大器。換言之,要設計能使用0.9 GHz, 1.8 GHz,1.9 GHz頻段之三頻收發機,就須設計三組低雜訊放大器以因應三種不同頻率。因此在設計低雜訊放大器時,與其相關的增益、雜訊指數(Noise Figure)、輸入阻抗及輸出阻抗,都是對某一特定頻段來做設計。如此一來,多頻段收發機之整個電路的面積及功率消耗,都要比單頻段收發機大許多。本發明之目的在提供一種多頻段放大器及其設計方法,僅使用單一放大器即可達成多種頻段之輸入阻抗匹配,而且不增加電感使用數量,也不需額外打線。

參閱圖一,其乃本創作具2.4/ 5.2/ 5.7 GHz多頻段處理功能之實施例的電路圖。在此電路中我們雖使用雙極電晶體,但使用場效電晶體也可以。第一電阻407與第二電阻412均為300歐姆;第三電阻410為600歐姆;直流阻隔/交流耦合電容409為3pF;該第一電晶體408與第二電晶體413射極面積均為12.18平方微米。製程採TSMC 0.35um SiGe BiCMOS製程。在此多頻段低雜訊放大器中,我們將一串聯組合之一切換開關403及一電容器415電性連接於放大器中第一級電晶體408基極端與集極端之間。藉由此切換開關之導通與否,來改變看入第一級電晶體基極端之總輸入電容CIN。CIN 和接在基極上的電感404,構成了達成輸入阻抗匹配的共振腔。當切換開關403不導通,即切換開關403為斷路時,此時在本實施例中接在基極上的電感404與看入第一級電晶體基極端之總輸入電容CIN 組成之共振腔可達成在5.2/ 5.7 GHz(WLAN無線區域網路IEEE 802.11a)的輸入阻抗匹配。當切換開關403導通,即切換開關403接近短路時,第一級電晶體基極端與集極端之間因多並聯了一個電容器415,故看入第一級電晶體基極端之總輸入電容CIN 增大,從而接在基極上的電感404與看入第一級電晶體基極端之總輸入電容CIN 組成之共振腔可達成在2.4 GHz(WLAN無線區域網路IEEE 802.11b)的輸入阻抗匹配。在輸出端414部份,我們使用了回授電阻 410達成輸出阻抗匹配。在不需輸出阻抗匹配的情況下(例如zero-IF或low-IF接收機情況下),可不用回授電阻 410達成輸出阻抗匹配。電阻407及電阻412為分別為第一級電晶體及第二級電晶體之負載。本實施例雖用電阻為負載,視需要使用電感或電容負載亦是可以的。重點是輸入端能達成多頻段阻抗匹配。由於我們只使用了一個電感404,而且是製作在晶片上的電感,因此不但整個電路可以完全在單一晶片上實現,而且電路的面積非常小。這對於商品化非常有利。圖二是這個電路的量測結果,可以看出其輸入阻抗的匹配程度(S11)在使用頻段內,均小於-16dB以下,而增益則都有20dB以上。(1262字)

 

 

關鍵圖式:

 

圖一 多頻帶低雜訊放大器電路圖

 

圖二 散射參書和電壓增益量測結果

 

 

財團法人國家實驗研究院科技政策研究與資訊中心 資訊服務處 2003-2005 All Rights Reserved.
台北市106-36 和平東路二段106號14樓(科技大樓14樓)/ TEL: (02)2737-7660 / FAX: (02)2737-7258 / Email: stmember@mail.stpi.org.tw
瀏覽器建議版本建議MSIE 5.0以上 瀏覽器建議最佳解析度1024x768

Visitors: Since 2003/02/18 | 網頁更新:2005/08/22